top of page
CDT UK IRELAND.PNG
ANASAYFA    >    ÇÖZÜMLER    >    FPGA/ASIC TASARIM, DOĞRULAMA VE SENTEZLEME    >    FPGA/ASIC TASARIM
11.PNG

HDL Designer

HDL Designer, bireysel mühendislerin ve ekiplerin (yerel veya uzak) üretkenliğini artıran ve tekrarlanabilir ve öngörülebilir bir tasarım süreci sağlayan güçlü bir HDL tasarım ortamı sunmak için derin analiz yeteneklerini, gelişmiş oluşturma düzenleyicilerini ve eksiksiz proje ve akış yönetimini birleştirir.

22.PNG

ReqTracer

Tasarım gereksinimlerinin karşılanıp karşılanmadığını belirlemek, bunları spesifikasyondan RTL açıklamasına ve doğrulama sonuçlarına kadar takip edebileceğiniz anlamına gelir; bu, gereksinime dayalı tasarım akışı için en iyi uygulamadır. ReqTracer, gereksinimlere dayalı bir proje geliştirme sürecini kolayca uygulamanıza ve izlemenize olanak tanır.

tanner.PNG

Tanner Custom IC Design Flow

Geniş dökümhane desteği ile simülasyon ve fiziksel doğrulamayı yakalamak, uygulamak ve yönlendirmek için eksiksiz bir özel IC tasarım ortamı.

33.PNG

Tanner MEMS Design Flow

Günümüzün MEMS tasarım dünyasında entegrasyon her zamankinden daha önemli. Yüksek verimliliğe sahip, yüksek üretkenliğe sahip bir pazarda rekabet edebilmek için, ticari olarak başarılı projelerin tasarım döngülerini hızlandırma yeteneğini kanıtlamış bir araç setine ihtiyacınız var. Tanner MEMS tasarım akışı, yalnızca MEMS cihazlarının analog/karma sinyal işleme devresi ile entegrasyonunu kolaylaştırmakla kalmaz, aynı zamanda MEMS cihazlarının üretilebilirliğini geliştirmek için ihtiyaç duyduğunuz araçları da sağlar.

44.PNG

Questa Verification IP

Questa Verification IP (QVIP), tüm protokollerde kullanımı kolay UVM mimarisi ile herhangi bir simülatördeki tüm doğrulama ortamlarına sorunsuz bir şekilde entegre olur ve blok seviyesi, alt sistem ve SoC tasarımlarının doğrulanmasını sağlar.

44.PNG

Questa Verification Memory Models Portfolio

Questa Doğrulama IP Bellek Modelleri Portföyü, üretkenliği artırmak ve doğrulama oturumunu hızlandırmak için çok çeşitli kullanıma hazır DRAM ve Flash bellek protokolleri ve bellek modelleri içerir.

oasys.PNG

Oasys-RTL Synthesis

Oasys-RTL, daha yüksek bir soyutlama düzeyinde optimizasyon ve entegre kat planlama ve yerleştirme yeteneklerini kullanarak daha yüksek kapasite, daha hızlı çalışma süreleri, iyileştirilmiş QoR ve fiziksel farkındalık ihtiyacını karşılar.

aprisa.PNG

Aprisa Digital Implementation Solution

Gelişmiş süreç düğümlerinde tasarım, artan karmaşıklığı yönetmek için yeni bir yer ve rota paradigması gerektirir. Aprisa, modern SoC için detay-rota merkezli bir fiziksel tasarım platformudur.

power pro.PNG

PowerPro Power Analysis and Optimization Platform

PowerPro, RTL tasarımcılarına "düşük güç için tasarım" için en kapsamlı özellikler kümesini sunar. Hem RTL hem de Gate düzeyinde tasarımlar için güç tahmini, RTL geliştirme sırasında güç sorunlarını hızla bulmak için erken güç kontrolleri ve tasarımı güç için optimize etmek için saat ve bellek geçişi sunar.

vista flow.PNG

Vista Flow

Vista Flov, SoC mimarları, donanım mühendisleri ve yazılım mühendisleri tarafından TLM Modelleri oluşturmak, sistemi birleştirmek ve yapılandırmak, benzetim yapmak, doğrulamak ve hata ayıklamak, performansı analiz etmek ve optimize etmek ve yazılımı güçlendirmek ve entegre etmek için tipik olarak kullanılan adımlardan oluşur.

bottom of page